1）脈沖源電路
用 555 實現(xiàn)多諧振蕩，需要外接電阻r1，r2和電容c。
電路圖如下：
圖1 555 構(gòu)成多諧振蕩器電路
2）分頻器電路
通常，數(shù)字鐘的晶體振蕩器輸出頻率較高，為了得到 0.1hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。 須設計一個五進制計數(shù)器 ，對頻率為 50hz 的時鐘脈沖進行五分頻，在輸出端 qd 取得周期為 0.1s 的矩形脈沖，作為 時間計數(shù)單元的時鐘輸入。 用集成異步計數(shù)器 74ls90 實現(xiàn)，電路圖如下：
圖2 74ls90引腳圖及構(gòu)成五進制計數(shù)器
3）時間計數(shù)單元
時間計數(shù)單元有時計數(shù)、分計數(shù)和秒計數(shù)等幾個部分。 要實現(xiàn) 0.1 秒計數(shù)，須設計一個 10 進制計數(shù)器；要實現(xiàn)秒計數(shù)，須設計一個 60 進制計數(shù)器；要實現(xiàn)分計數(shù)，須設計一個 10 進制計數(shù)器，這里選用 74ls90 實現(xiàn)。
表1 74ls90功能表
輸 入
輸 出
功 能
清 0
置 9
時 鐘
qd qc qb qa
r0(1)、r0(2)
s9(1)、s9(2)
cp1 cp2
1
1
0
×
×
0
× ×
0
0
0
0
清 0
0
×
×
0
1
1
× ×
1
0
0
1
置 9
0 ×
× 0
0 ×
× 0
↓ 1
qa輸出
二進制計數(shù)
1 ↓
qdqcqb輸出
五進制計數(shù)
↓ qa
qdqcqbqa輸出 8421bcd 碼
十進制計數(shù)
qd↓
qaqdqcqb輸出 5421bcd 碼
十進制計數(shù)
1 1
不 變
保 持
十分之一秒計數(shù)器和分計數(shù)器是十進制，所以只需要將 74ls90 接成十進制即可。電路圖如下：
圖4 74ls90構(gòu)成十進制計數(shù)器
74ls90 是二 -- 五十進制計數(shù)器，所以設計一個60進制秒計數(shù)器要用兩個 74ls90 ，當計數(shù)狀態(tài)一到 01100000 立即清零。但是用90實現(xiàn)六進制時須將qc,qa分別接 r0(1)、r0(2)，這樣由啟動停止電路輸出的啟動停止秒表工作的信號就無法接到 r0(1)、r0(2)處控制。所以本設計中改用 74ls92 實現(xiàn) 60 進制計數(shù)。
12 分頻計數(shù)器 74ls92 簡介
圖5 74ls92 引腳圖 表2 74ls92 復位計數(shù)功能表
表3 74ls92 計數(shù)功能表
74ls92 內(nèi)部是由 4 個主從觸發(fā)器和用作除 2 計數(shù)器及計數(shù)周期長度為除6的3位2進制計數(shù)器所用的附加選通所組成。為了利用本計數(shù)器的最大計數(shù)長度（十二進制），可將 b 輸入同 q a 輸出連接，輸入計數(shù)脈沖可加到輸入a上，此時輸出如功能表2所示。
所以六十進制計數(shù)器電路圖如下：
圖6 92 及 90 構(gòu)成六十進制計數(shù)器
4） 碼驅(qū)動及顯示單元
計數(shù)器實現(xiàn)了對時間的累計以 8421bcd碼形式輸出，用顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流。
本設計用的 cd4511是用于驅(qū)動共陰led顯示器的bcd-84217段譯碼器。
(5) 脈沖整形電路 單元
將啟動和停止電路輸出的不規(guī)則脈沖整形為具有一定幅度和一定寬度的脈沖，為計數(shù)器提供清零信號。 啟動和停止電路單元的按鈕按下, 則此電路輸出一個持續(xù)時間一定的有效信號( 負脈沖 )。在此期間, 即使按鈕有幾個連續(xù)的負脈沖 , 但電路輸出仍保持低電平 , 從而將按鈕的抖動屏蔽掉。
本設計用微分型單穩(wěn)態(tài)觸發(fā)器實現(xiàn)。 電路圖和波形圖如下：
圖7 單穩(wěn)態(tài)觸發(fā)器電路 圖8 單穩(wěn)態(tài)觸發(fā)器波形
6）啟動和停止電路單元
用集成與非門構(gòu)成的基本 rs 觸發(fā)器作為 啟動和停止秒表工作的電路 。
電路圖如下：
圖9 rs觸發(fā)器電路
總電路圖如下：
圖10 電子秒表總電路圖