1.ttl或非門(mén)
圖1(a)表示ttl或非門(mén)的邏輯電路，圖(b)是它的邏輯符號(hào)?；蚍沁壿嫻δ苁菍?duì)ttl與非門(mén)的結(jié)構(gòu)改進(jìn)而來(lái)，即用兩個(gè)bjt管t2a和t2b代替t2。若兩輸入端中有一個(gè)為高電平，則t2a和t2b均將截止，ib3=0，輸出為高電平。若a、b兩輸入端中有一個(gè)為高電平，則t2a或t2b將飽和，導(dǎo)致ib3＞0，ib3便使t3飽和，輸出為低電平。這就實(shí)現(xiàn)了或非功能。即l=a+b=a·b。這個(gè)式子表明，圖1(a)就正邏輯而言是或非門(mén)。
圖1ttl或非門(mén) (a)電路圖 (b)邏輯符號(hào)
2. 集電極開(kāi)路門(mén)（oc門(mén)）
所謂集電極開(kāi)路是指ttl與非門(mén)電路的推拉式輸出級(jí)中，刪去電壓跟隨器，如圖2(a)所示。為了實(shí)現(xiàn)線與的邏輯功能，可將多個(gè)門(mén)電路輸出管t3的集電極至電源vcc之間，加一公共的上拉電阻rp，如圖2(a)所示。為了簡(jiǎn)明起見(jiàn)，圖中以兩個(gè)集電極開(kāi)路門(mén)并聯(lián)為例。圖(c)為其邏輯符號(hào)，其中圖標(biāo)“”表示集電極開(kāi)路之意。
圖2集電極開(kāi)路(oc)門(mén)(a)oc門(mén)的輸出級(jí)(b)由構(gòu)成的線與邏輯原理圖(c)邏輯符號(hào)
3.三態(tài)與非門(mén)（tsl門(mén)）
三態(tài)與非門(mén)的輸出除了具有一般與非門(mén)的兩種狀態(tài)，即輸出電阻較小的高、低電平狀態(tài)外，還具有高輸出電阻的第三狀態(tài)，稱為高阻態(tài)，又稱為禁止態(tài)。
一個(gè)簡(jiǎn)單的tsl門(mén)的電路如圖3(a)所示，圖(b)是它的邏輯符號(hào)。其中cs為片選信號(hào)輸入端，a、b為數(shù)據(jù)輸入端。
圖3三態(tài)與非門(mén)電路(a)電路圖(b)邏輯符號(hào)
當(dāng)cs=1時(shí)，tsl門(mén)電路中的t5處于倒置放大狀態(tài)，t6飽和，t7截止，即其集電極相當(dāng)于開(kāi)路。此時(shí)輸出與輸入的邏輯關(guān)系與一般與非門(mén)相同。這種狀態(tài)成為tsl的工作狀態(tài)。但當(dāng)cs=0時(shí)，t7導(dǎo)通，使t4的基極鉗制于低電平。同時(shí)由于低電平的信號(hào)送到t1的輸入端，迫使t2和t3截止。這樣t3和t4均截止，門(mén)的輸出端l出現(xiàn)開(kāi)路，既不是低電平，又不是高電平，這就是第三工作狀態(tài)。這樣，當(dāng)cs為高電平時(shí)，tsl門(mén)的輸出信號(hào)送到總線，而當(dāng)cs為低電平，門(mén)的輸出與數(shù)據(jù)總線斷開(kāi)，此時(shí)數(shù)據(jù)總線的狀態(tài)由其他門(mén)電路的輸出所決定。